74LS76 듀얼 JK 플립 플롭

74LS76 듀얼 JK 플립 플롭은 디지털 회로에서 작지만 널리 사용되는 전자 구성 요소입니다.종종 온/오프 상태 및 타이밍을 관리 해야하는 시스템에서 사용됩니다.이 칩에는 두 개의 JK 플립 플롭이 포함되어 있으며, 이는 단일 비트의 데이터 (A 0 또는 A 1)를 보유하고 제어 할 수있는 회로입니다.이 안내서에서는 74LS76의 작동 방식, 핀 레이아웃 및 카운터 및 메모리 유닛과 같은 다양한 유형의 전자 제품에 사용되는 방법을 자세히 살펴 보겠습니다.결국,이 칩이 다양한 디지털 프로젝트에 어떻게 적합한 지, 데이터 흐름을 제어하는 ​​데 어떻게 도움이되는지 명확하게 이해할 수 있습니다.

목록

그림 1 : 74LS76 듀얼 JK 플립 플롭 칩

74LS76은 무엇입니까?

74LS76은 2 개의 JK 플립 플롭을 포함하는 작은 전자 칩입니다.플립 플롭은 두 상태를 전환 할 수있는 일종의 디지털 회로이므로 1 개의 데이터 (0 또는 1)를 저장할 수 있습니다.플립 플롭은 정보를 제어하고 기억하는 데 도움이되기 때문에 많은 디지털 시스템에서 유용합니다.74LS76은 종종 이진 (켜짐) 상태를 관리하는 것이 중요한 시스템에서 사용됩니다. 특히 시계 신호에 의해 타이밍이 제어 될 때.

입력 및 출력

74LS76의 두 JK 플립 플롭 각각에는 작동 방식을 제어하는 ​​여러 입력 (신호)이 있습니다 : J, K, Clock Pulse (CP), Direct Set (S) 및 Direct Clear (R).이러한 입력을 통해 칩은 디지털 시스템에서 다양한 작업을 처리 할 수 ​​있습니다.

J 및 K 입력 -이 입력은 시계 신호를 얻을 때 플립 플롭이 수행 할 작업을 결정합니다.J 입력은 플립 플롭을 "설정"으로 만듭니다. 즉, 켜지거나 1로 이동 함을 의미합니다.k 입력은 "재설정"을하게합니다. 즉, 꺼지거나 0으로 이동합니다.J와 K가 모두 켜져 있으면 (1), 플립 플롭이 반대쪽 상태로 전환됩니다. 켜져 있으면 꺼지고 꺼지면 켜집니다.

시계 입력 (CP) -Flip-Flop이 J 및 K 입력을보고 상태를 변경할지 여부를 결정하면 클록 입력이 제어됩니다.74LS76에서, 플립 플롭은 시계 신호가 올라가거나 (낮은 곳에서 높이)로 올라가거나 (높음에서 낮게) 설정하는 방법에 따라 상태를 변경할 수 있습니다.이로 인해 칩은 디지털 시스템에서 타이밍 작업에 적합합니다.

직접 세트 (들), 직접 명확한 (r) -이 입력을 통해 플립 플롭은 시계를 기다리지 않고 출력을 직접 설정할 수 있습니다.사전 설정된 입력은 플립 플롭이 즉시 켜지는 반면 (1) 입력은 (0)을 끄게 만듭니다.이러한 컨트롤은 변경 사항을 트리거하기 위해 클럭 신호가 필요하지 않고도 시스템을 빠르게 재설정하거나 시동하는 데 도움이됩니다.

74LS76의 핀 구성

그림 2 : 74LS76의 핀 구성

74LS76은 2 개의 JK 플립 플롭을 포함하는 인기있는 통합 회로이며, 각각의 작업을 제어하기위한 특정 핀이 있습니다.아래는이 칩의 16 핀 각각에 대한 간단한 설명입니다.

• 핀 1 (1 CLK) : 이 핀은 첫 번째 플립 플롭의 시계 입력입니다.이 핀에 연결된 신호가 높음에서 낮게 변경되면 플립 플롭 상태의 변화를 유발합니다.

• 핀 2 (1 pre ') : 이것은 첫 번째 플립 플롭의 사전 설정 핀입니다.이 핀이 활성화되면 (낮게 설정) 플립 플롭의 출력이 높아지게됩니다.

• PIN 3 (1 CLR ') : 이것은 첫 번째 플립 플롭의 명확한 핀입니다.이 핀이 활성화되면 (낮은 설정) 플립 플롭의 출력을 재설정하여 낮게 만듭니다.

• 핀 4 (1J) : 이것은 첫 번째 플립 플롭의 J 입력입니다.클록 사이클 동안 플립 플롭이 어떻게 작동하는지 확인하기 위해 k 입력 (핀 16)과 함께 작동합니다.

• 핀 5 (VCC) : 전원 공급 장치가 연결된 곳입니다.일반적으로 칩은 제대로 작동하기 위해 5 볼트 공급이 필요합니다.

• 핀 6 (2 CLK) : 이 핀은 두 번째 플립 플롭의 시계 입력으로, 첫 번째 플립 플롭에서 핀 1과 같은 방식으로 작동합니다.높음에서 낮은 곳으로가는 신호는 두 번째 플립 플롭에서 상태 변화를 유발합니다.

• 핀 7 (2 pre ') : 이 핀은 활성화 될 때 (낮은 설정) 두 번째 플립 플롭의 출력을 높게 설정합니다.

• 핀 8 (2 CLR ') : 이것은 두 번째 플립 플롭의 명확한 핀입니다.활성화되면 (낮은 설정) 출력을 낮게 재설정합니다.

• 핀 9 (2J) : 두 번째 플립 플롭의 J 입력.첫 번째 플립 플롭의 J 입력과 마찬가지로, 이것은 클록 사이클 동안 플립 플롭의 동작을 제어하기 위해 k 입력과 함께 작동합니다.

• 핀 10 (2Q ') : 이것은 두 번째 플립 플롭의 역 (반대) 출력입니다.일반 출력의 반대 값을 제공합니다.

• 핀 11 (2Q) : 이것은 두 번째 플립 플롭의 일반 출력입니다.시계 신호와 J 및 K 입력의 값에 따라 상태가 변경됩니다.

• 핀 12 (2 K) : 이것은 두 번째 플립 플롭의 K 입력입니다.J 입력 (핀 9)과 함께 클록 사이클 동안 플립 플롭에 어떤 일이 발생하는지 결정합니다.

• 핀 13 (GND) : 이 핀은지면에 연결되어 회로의 기준 전압을 제공합니다.

• 핀 14 (1Q ') : 이것은 첫 번째 플립 플롭에 대한 역 (반대) 출력입니다.일반 출력의 반대 값을 제공합니다.

• 핀 15 (1Q) : 이것은 첫 번째 플립 플롭의 일반 출력입니다.클록 신호와 J 및 K 입력에 따라 변경됩니다.

• 핀 16 (1K) : 이것은 클록 사이클 동안 플립 플롭의 동작을 제어하기 위해 J 입력 (핀 4)과 협력하는 첫 번째 플립 플롭의 K 입력입니다.

74LS76의 특징 및 사양

74LS76은 속도와 저전력 소비를 결합하기 때문에 많은 디지털 시스템에서 사용되는 인기있는 통합 회로 (IC)입니다.그것은 논리 기반 회로에서 신뢰할 수있는 성능으로 유명한 74L 제품군의 일부입니다.74LS76의 주요 기능과 사양 중 일부와 다른 유형의 회로에서 잘 작동하는 이유를 자세히 살펴 보겠습니다.

작동 전압

74LS76은 2V ~ 6V의 전압 범위에서 잘 작동합니다.이 범위는 다양한 시스템, 특히 저전력에서 작동하는 시스템에서 작동하는 기능을 제공합니다.마이크로 컨트롤러 및 기타 유사한 회로를 포함한 많은 디지털 시스템은이 범위 내에서 전압을 사용하므로 74LS76은 해당 시스템에 쉽게 맞을 수 있습니다.

입력 전압 레벨

74LS76이 신호가 높거나 낮은 지 결정하는 데 도움이되는 두 가지 중요한 전압 지점이 있습니다.

최소 고급 입력 전압 : 74LS76이 신호를 높게 읽으려면 전압은 2V 이상이어야합니다.이는 IC가 전압 이이 레벨 이상인 경우 높은 신호 만 인식하여 전압에 약간의 변화가 있더라도 신호를 올바르게 읽을 수 있도록합니다.

최대 저수준 입력 전압 : 전압이 0.8V 이하이면 74LS76은 신호를 낮게 읽습니다.이것은 시스템에 전압 차이가 적더라도 낮은 신호와 높은 신호의 차이를 알려줍니다.

이러한 전압 레벨은 74LS76이 수신하는 신호를 올바르게 이해할 수 있도록하여 입력 전압이 약간 변할 수있는 회로에 도움이됩니다.IC는 디지털 신호를 처리하고 시스템의 다른 부분과 협력 할 수 있습니다.

작동 온도 범위

74LS76은 -55 ° C만큼 감기에서 125 ° C만큼 핫 온도에서 작동 할 수 있습니다.이를 통해 실외 장비 또는 많은 열을 생성하는 기계와 같이 극심한 열이나 냉기에 노출 될 수있는 시스템에서 사용할 수 있습니다.온도에 관계없이 74LS76은 문제없이 계속 작동 할 수 있으므로 온도 변화가 일반적인 힘든 환경에 적합합니다.

패키지 유형

74LS76은 PDIP (플라스틱 듀얼 인라인 패키지), GDIP (유리 듀얼 인라인 패키지) 및 PDSO (플라스틱 소형 개요)를 포함한 다양한 포장 옵션으로 제공됩니다.이러한 다양한 패키지는 74LS76을 다양한 용도로 유연하게 만듭니다.PDIP는 처리하기 쉽고 회로를 구축하는 초기 단계에서 빵 보드에 잘 맞기 때문에 종종 사용됩니다.반면에 PDSO는 더 작고 공간이 제한되는 소규모 장치에서 사용됩니다.이러한 포장 옵션으로 인해 74LS76은 다양한 유형의 전자 프로젝트 및 설계에 사용할 수 있습니다.

74LS76 JK 플립 플롭은 어떻게 작동합니까?

그림 3 : JK 플립 플롭 타이밍

74LS76에는 2 개의 개별 JK 플립 플롭이 포함되어 있으며 각각은 입력 신호를 기준으로 작동합니다.q로 표시된 플립 플롭의 출력은 j, k 및 클록 신호의 조합에 의해 제어됩니다.JK 플립 플롭은 현재 상태를 기억하거나 입력에 따라 변경할 수 있습니다.그것이 어떻게 작동하는지 자세히 살펴 보겠습니다.

JK 플립 플롭 기능

그림 4 : JK 플립 플롭 진실 테이블

JK 플립 플롭은 시계 펄스가 발생하는 순간 J와 K의 값에 따라 출력을 변경합니다.시계 신호는 트리거처럼 작용합니다.J와 K의 다양한 조합으로 발생하는 일은 다음과 같습니다.

j = 0이고 k = 0 인 경우 : 출력은 동일하게 유지됩니다.다시 말해, Q는 변경되지 않으며 시계 펄스 전에 이미 가지고있는 값을 보유합니다.

J = 0 및 k = 1 인 경우 출력이 낮아지면 Q가 0으로 설정됩니다. 이는 플립 플롭이 출력을 0으로 강제하는 "재설정"이라고합니다.

j = 1 및 k = 0 인 경우 : 출력이 높아지면 Q는 1으로 설정됩니다. 이는 플립 플롭이 출력을 1로 강요하는 "세트"라고합니다.

j = 1 및 k = 1 일 때 : 출력이 반대쪽 상태로 전환됩니다.즉, Q가 1 일이면 0이되고 0이면 1이됩니다.이 프로세스는 토글링이 호출되며 카운터를 만드는 데 특히 유용합니다.

예 : 3 비트 카운터 디자인

그림 5 : 74LS76을 사용한 3 비트 카운터

74LS76 JK 플립 플롭의 일반적인 사용은 카운터를 만드는 것입니다.3 비트 카운터에서, 3 개의 JK 플립 플롭은 차례로 연결되고, 각 플립 플롭은 하나의 이진수를 나타냅니다.

이 설정에서 첫 번째 플립 플롭은 시계 펄스가 발생할 때마다 토글을 전환합니다.두 번째 플립 플롭은 첫 번째 플립 플롭이 높음에서 낮음으로 전환 될 때마다 상태를 변경합니다.세 번째 플립 플롭은 두 번째 플립 플롭이 전환 될 때 변경됩니다.이런 식으로, 3 개의 플립 플롭은 이진에서 000에서 111로 계산되며, 이는 소수점에서 0에서 7을 나타냅니다.

플립 플롭이 적절한 시간에 상태가 변경되도록하기 위해 AN 및 게이트가 종종 추가됩니다.이 게이트는 플립 플롭이 변하는 시점을 제어하여 카운팅 프로세스가 원활하게 작동하도록합니다.플립 플롭이 이진 출력을 생성하면 표시 될 수 있습니다.예를 들어, 74LS48과 같은 BCD-7- 세그먼트 디코더는 이진 번호를 7 세그먼트 디스플레이에 표시 될 수있는 형식으로 변환 할 수 있습니다.

74LS76의 응용

메모리 회로에서 그림 6 : 74LS76

74LS76은 다양한 유형의 디지털 회로에서 널리 사용되는 유용한 JK 플립 플롭 통합 회로 (IC)입니다.주요 작업은 이진 데이터 (0 및 1)를 저장하고 새로운 입력이 해당 상태를 변경할 때까지 상태를 유지하는 것입니다.다음은 74LS76이 디지털 시스템에 적용되는 주요 방법 중 일부입니다.

시프트 레지스터

디지털 회로에서 시프트 레지스터는 한 번에 한 번에 한 번씩 데이터를 특정 순서로 한 장소에서 다른 장소로 이동하는 데 사용됩니다.74LS76은 JK 플립 플롭 설정이 각 비트의 데이터를 보유하고 클럭 신호가 제공 될 때 이동할 수 있기 때문에이 작업에 적합합니다.이 능력은 데이터를 병렬 형식 (한 번에 많은 비트)에서 일련 양식 (한 번에 하나씩)으로 또는 그 반대로 변환 해야하는 장치에서 유용합니다.예를 들어, 디지털 통신 시스템에서는 데이터가 종종 순서대로 전송되어야하며 74LS76은 회로를 통해 비트를 올바르게 이동 시켜이 작업에 도움이됩니다.

메모리 및 제어 레지스터

74LS76은 종종 메모리 및 제어 레지스터의 일부로 컴퓨터 및 마이크로 프로세서에서 사용됩니다.이 레지스터는 프로세서가 현재 협력하고있는 데이터의 임시 보유 영역처럼 작동합니다.컨트롤 레지스터는 프로세서에 작동 방법 또는 다음에 수행 할 작업을 알려주는 정보를 보유하고 메모리 레지스터는 계산 또는 처리중인 데이터를 저장합니다.74LS76은 플립 플롭 설계를 통해 프로세서가 필요할 때까지 안정적인 방식으로 데이터를 저장할 수 있기 때문에 여기서는 잘 작동합니다.

카운터

74LS76은 또한 카운터에 일반적으로 사용되며, 이는 시계 신호의 펄스 수 또는 시간이 지남에 따라 발생하는 이벤트 수와 같은 장치입니다.카운터는 타이밍을 관리하고 주파수를 측정하거나 어떤 일이 발생하는지 추적하는 장치를 만드는 데 사용됩니다.74LS76 플립 플롭은 각 클록 펄스와 함께 상태를 변경하여 회로에 연결되는 방식에 따라 위 또는 아래로 계산할 수 있습니다.

래치

어떤 상황에서는 새 명령이나 신호가 회로에 변경하도록 지시 할 때까지 특정 데이터를 보유해야합니다.74LS76이 래치 회로에서 편리한 곳입니다.입력이 변경하도록 지시 할 때까지 래치 회로는 데이터 조각을 고정시킵니다.이 기능은 메모리 주소를 유지하거나 통신 시스템에서 임시 데이터 버퍼를 관리 할 때와 같이 출력을 안정적으로 유지 해야하는 시스템에 유용합니다.

eeprom 회로

74LS76은 또한 EEPROM (전기적으로 지우기 가능한 프로그래밍 가능한 읽기 전용 메모리)을 갖는 회로에 사용될 수 있으며, 이는 전기적으로 기록되고 지워질 수있는 메모리 칩입니다.74LS76은 데이터 자체를 저장하지 않지만 EEPROM으로의 데이터 흐름을 제어하는 ​​신호를 관리하는 데 도움이됩니다.74LS76의 플립 플롭 구조는 중요한 제어 신호를 추적하고 데이터를 읽거나 쓰는 데 적절한 타이밍을 보장하여 EEPROM이 올바르게 작동하는 데 도움이됩니다.

동등한 IC 및 대안

74LS76을 사용할 수없는 경우 다른 통합 회로를 사용하여 동일한 작업을 수행 할 수 있습니다.일반적으로 사용되는 일부 등가 IC에는 74LS73, MC74HC73A 및 SN7476이 포함됩니다.이 IC는 유사한 기능을 가지며 종종 74LS76 대신 사용될 수 있습니다.74LS107 및 4027B와 같은 다른 대체 JK 플립 플롭 칩도 대부분의 회로에서 동일한 목적을 달성 할 수 있습니다.이러한 대안은 전력이 필요하거나 다른 속도로 달리기와 같이 작동 방식에 약간의 차이가있을 수 있지만, 회로에 문제를 일으키지 않고 일반적으로 교체 할 수 있습니다.

결론

74LS76은 디지털 회로에 데이터를 저장하고 제어하는 ​​데 도움이되는 유용한 JK 플립 플롭 칩입니다.다양한 입력 및 출력 컨트롤과 함께 2 개의 플립 플롭을 사용하면 이진 데이터를 처리하고 타이밍 신호를 효과적으로 작업 할 수 있습니다.따라서 메모리 계산, 메모리 저장 및 데이터를 한 장소에서 다른 장소로 이동하는 것과 같은 작업에 공통적 인 선택이됩니다.핀 연결과 작동 방식에 대해 배우면 74LS76이 광범위한 전자 프로젝트에 어떻게 적합한 지 확인할 수 있습니다.카운터 구축, 메모리 관리 또는 신호 처리에 관계 없이이 칩을 사용하면 효율적이고 신뢰할 수있는 방식으로 수행 할 수 있습니다.

자주 묻는 질문 [FAQ]

1. 74LS76 듀얼 JK 플립 플롭의 주요 특징과 기능은 무엇입니까?

74LS76은 내부에 2 개의 별도의 JK 플립 플롭이있는 작은 칩입니다.이 플립 플롭은 이진 데이터를 저장하고 변경할 수 있습니다 (0 또는 1).주요 기능에는 J 및 K라는 입력, 시계 입력 및 특수 사전 설정 및 명확한 함수가 포함됩니다.클록 신호의 변화에 ​​반응하므로 클록 신호가 낮거나 높거나 높거나 낮은 곳에서 낮아질 때 변경됩니다.데이터 저장, 두 상태를 뒤집고 디지털 회로 계산에 사용됩니다.

2. 시계 입력이 74LS76 JK 플립 플롭의 작동에 어떤 영향을 미칩니 까?

Flip-Flop이 J 및 K 입력을 확인하여 상태를 변경 해야하는지 결정할 때 클록 입력이 제어됩니다.플립 플롭은 시계 신호가 상승하거나 떨어지는 정확한 순간에만 변경됩니다.시계 신호 변경이 없으면 플립 플롭은 현재 상태를 유지합니다.따라서 시계 입력은 플립 플롭을 적시에 작업 할 수 있도록 플립 플롭을 트리거하거나 활성화하는 것입니다.

3. 74LS76 듀얼 JK 플립 플롭에서 핀 구성과 그 역할은 무엇입니까?

74LS76에는 16 개의 핀이 있으며 칩 내부에는 각 플립 플롭에는 자체 입력 및 출력 세트가 있습니다.J 및 K 핀은 플립 플롭이 어떻게 작동하는지 (설정 또는 재설정) 결정합니다.시계 (CLK) 핀은 상태의 변화를 트리거합니다.사전 설정 (사전) 및 Clear (CLR) 핀은 시계 신호를 기다리지 않고 출력을 즉시 1 (ON) 또는 0 (OFF)으로 강제합니다.출력은 Q와 Q '이며, 여기서 Q'는 Q와 반대입니다. 전력 (VCC) 및 접지 (GND)를 연결하기위한 핀도 있습니다.

4. 74LS76은 카운터 및 디지털 회로 설계에 어떻게 사용할 수 있습니까?

74LS76은 종종 둘 이상의 플립 플롭을 연속으로 연결하여 카운터를 만드는 데 사용됩니다.하나의 플립 플롭의 출력은 다음을 트리거하여 이진으로 계산할 수있게하여 0s와 1의 시퀀스를 통과하는 것을 의미합니다.J와 K가 모두 높게 설정 될 때 발생하는 Flip-Flop의 토글 기능은 주파수 분할기 또는 단계 순서를 추적하는 시스템과 같이 체계적인 방식으로 상태를 계산하거나 전환 해야하는 디지털 회로에 매우 유용합니다.

5. 74LS76 JK 플립 플롭의 일반적인 응용 프로그램 및 대안은 무엇입니까?

74LS76은 메모리 저장소, 주파수 분배기, 이진 카운터 및 시프트 레지스터와 같은 장치에서 사용됩니다.이들은 모두 이진 데이터, 계산 또는 이동 비트로 작동하는 도구입니다.74LS76을 사용할 수없는 경우 74LS73, 74LS107 및 SN7476과 같은 다른 칩이 동일한 작업을 수행 할 수 있습니다.그것들은 비슷한 기능을 가지고 있지만 약간 다른 양의 전력을 사용하거나 약간 다른 방식으로 신호에 응답 할 수 있습니다.